AMD Radeon Radeon RX 7900 XT/XTX - (recenzie, informácie...)

[mp3turbo]

prehravanie videa urcite fixnu, to je predsa vec ktora zaujima cely svet a AMD si nezobere na triko ze nam na planete stupne spotreba energie ako v najvacsom miningu tentokrat vsak preto lebo budeme kukat youtube a netflix.

Hentie frekvencie... ty kokso ved to uz pomaly dosahuje procesorove cisla. A pevne dufam ze prva generacia chipletoveho HW bude obrovskym prinosom pre dalsie, napriklad by bolo vcelku sranda mat druhy chiplet s rovnakym počtom cores povedzme za priplatoček 199,- eur

[kllr007]

Osobne si myslím že toto je ako prvý Ryzen. Not great not terrible ale v ďalších reviziach to môže byt slušne. Zvlášť ak potiahnu aj nejaký ten mid a lowend.

[jakub.kormos]

no ako som sklamany fakt keby to stalo o 200e menej kazda tak dobry deal ale takto.....

[dexterav]

lenže oni nemajú chiplet jadro, to je monolit, popriliepaný je ten zbytok

[wingo]

Je to presne naopak ako Zen, jedno jadro a veľa IO chipletov

[mp3turbo]

zase som nedaval pozor na hodine

ale ved ma nechajte snivat, o to islo. Keby boli jadrove chiplety (samozrejme ze tych 80 miliard tranzistorov si pyta nejaku plochu) tak by to bolo vcelku fajn - Dobry den, prosim si styri rozky, 'dvacať' deka šunky a tri čiplety po 15000 jadier k tomu, dik, platim kartou.

[dexterav]

imho problém je stále ten istý, prepojenie toho hlavného bez straty výkonu resp trablov zo synchronizáciou obrazu
vid napr vypnutie polovice 7950X zvyšuje výkon v hrách
proste sa to nezmenilo resp to syncro neni stále tak easy, ale je jasné že to je riešenie pre budúcnosť hned ako sa porieši to synchro obrazu
výpočty sú vec iná a tam si kludne môžeš spojiť aj 8 chipletov a nič sa nedeje

[mp3turbo]

jasan. Treba nejaky SuperInfinityFabric co dokaze 5TB/s a to je ten isty problem ako komunikacia cipov s pamatami na tych grafikach, preto je rozdiel ci mame 256bit alebo 320 alebo 384bit bus a taku alebo hentaku frekvenciu.

holt keby to bolo jednoduche, uz by to asi volakto poriesi a nestalo by to tolko. Zazrak samotny je uz to ze v tych grafikach je 80 miliard tranzistorov a nesere sa to kazdy druhy den.

[wingo]

Či tam nepôjde skôr o latencie. Do VRAM sú latencie tak či tak vysoké, tam to nevadí, ale ak čipy počítajú veci ktoré sú od seba závislé a pri každom kroku pridáš nejakú extra latenciu na synchronizáciu medzi čipmi tak sa ti dosť predĺži celkový čas výpočtu, aj keď čiastkové výpočty máš rýchlejšie.

[dexterav]

v podste to máš problém SLI/CF len väčších rozmerov...
proste potrebuješ od 2+ čipov krásny synchro obraz vonku
kde je sli/cf dneska vieme všetci

[mp3turbo]

>> v podste to máš problém SLI/CF len väčších rozmerov...

nesuhlasim ; myslim si ze mat nieco na jednej karte alebo na dvoch kartach a lozit cez nejake drotiky je diametralny rozdiel. Nemas sancu dosiahnut take frekvencie, latencie, paralelizmus, nic. Ale to je samozrejme nepodstatne co si ja myslim, hovorim keby to bolo do buducnosti take jednoduche ako prihadzovat chiplety tak by to bolo super.

[M1ch4l]

Tak compute chiplety su len otazkou casu. Jedneho dna to pride. Predstavujem si to tak, ze by mohol byt nejaky master chiplet, ku ktoremu by boli pripojene compute a memory chiplety. Ale nie je to jednoduche a nie som z oboru, takze to moze asi vyzerat aj uplne inak. Navi 31 som necakal, ze bude vyzerat tak ako vyzera.

No ale ta idea s master chipletom je taka, ze ten by obsahoval vsetky tie veci z GCD, ktore su mimo shader enginy - scheduler, encode/decode, PCIe a display IO. A k tomu by sprostredkoval interconnect medzi shader enginmi a MCD. Shader enginy by boli v samostatnych chipletoch, povedzme 2 enginy na 1 chiplet. Ale je mozne ze naroky na interconnect by boli takto nerealizovatelne.

Napada mi aj alternativna konfiguracia. Zostal by tento master chiplet, velmi podobny, len by nesprostredkoval interconnect medzi GCD a MCD. K tomu by sa pridal dalsi chiplet, ktory by prave zabezpecoval prepojenie MCD a GCD. Muselo by asi vsak existovat aj priame prepojenie master chipletu s tymto interconnectom. To sa v nejakej vykonnejsej konfiguracii povedzme bavime o GPU s 12 chipletmi.

Problem podla mna ani tak nebude v synchronizacii, ale skor latencie a vobec samotna schopnost spravit interconnect s dostatocnou priepustnostou a zaroven tak, aby to financne davalo zmysel. Uvidime co nam v buducnosti ukazu, ale tak do 5 rokov by sme nieco taketo mohli vidiet.

[Pietro sk]

Co je blbe je ze to ma viac nez 2x tolko tranzistorov nez 6900, ale vykon sa ani zdaleka neblizi 2x.

situacia je horsia ked si uvedomime, ze
1) rtg maju osobitne cdna-rdna chipy a cpu teamy sharuju rovnaky chiplet.
2) prehanali v cislach pred uvedenim
zen ktory je, jasne ako facka, ladeny pre servery - tam aj brutalne vyhrava. napriek sharingu, dt zen je slusny produkt.
mohli sa vyblaznit a optimalizovat rdna, kedze ho maju len pre desktop. a namiesto toho
na socialnych sietach copium radeon menezerov, vyzdvihuju body v ktorych rdna vyhrava..a tie ostatne prestali existovat.
aj tentokrat vysvitlo, ze "leakeri" sa moc netriafaju, strata casu.

[Pietro sk]

imho problém je stále ten istý, prepojenie toho hlavného bez straty výkonu resp trablov zo synchronizáciou obrazu
vid napr vypnutie polovice 7950X zvyšuje výkon v hrách
proste sa to nezmenilo resp to syncro neni stále tak easy, ale je jasné že to je riešenie pre budúcnosť hned ako sa porieši to synchro obrazu
výpočty sú vec iná a tam si kludne môžeš spojiť aj 8 chipletov a nič sa nedeje

jasan. Treba nejaky SuperInfinityFabric co dokaze 5TB/s a to je ten isty problem ako komunikacia cipov s pamatami na tych grafikach, preto je rozdiel ci mame 256bit alebo 320 alebo 384bit bus a taku alebo hentaku frekvenciu.

holt keby to bolo jednoduche, uz by to asi volakto poriesi a nestalo by to tolko. Zazrak samotny je uz to ze v tych grafikach je 80 miliard tranzistorov a nesere sa to kazdy druhy den.

jednoducha odpoved na to neexistuje. ako turbo pise, je predpoklad ze higher speed linky by pomohli.
problem je tdp, cim viacej minies na io, tym menej ostane pre cores. epyc4 io chiplet je tusim 100w
druhy bod, monolit vs chiplet. doteraz nv+ intel sa tomu vyhybali, ale <7nm je len otazka casu kedy budu donuteni.
totiz dram,sram <7nm neskaluje, tak sa oplati to vyhodit na lacnejsi cip >7nm. io skaluje este horsie.. (a male nody su moc drahe mm2, na plytvanie miestom)
mensi cip mm2=lepsi yield, to je druhy silny dovod. amd trenuje technologiu postupne v malych krokoch.
sp-rapids, velke susto naraz si myslim, mal byt 2021, zatial odlozene na 2023. nv ciplety zatial ticho.

**viac cache je "low hanging fruit" ako zvysit vykon. cize scenar do buducnosti je jasny. len to treba ebnut kamsi bokom.
je mozne ze future zen bude mat centralne l3 v io ciplete. a l2 bude spolocna pre cores ako l3 doteraz. by mohlo vyriesit hore spominany problem.
v dalekej buducnosti sa na iny ciplet presunie mozno aj l1. v sakra dalekej buducnosti sa oplati nastrihat compute ciplet (casti core) a spajat ho spolu na kremik substrate.

[dexterav]

len stále mám dojem že si trocha mýliš chiplety ako cpu vs v gpu stým že ti treba plynulý obraz, možno sa mýlim, ale práve tam je zakopaný pes prečo furt nemáme milion malých GPU sposjených do jedeho velkeho čo hier týka

lebo inak máš pravdu