AMD K15 Zambezi ("Bulldozer")-refresh AMD Komodo

[Gudas]

Computex 2011: may 31 - june 4

...teda na Computexe to asi nebude, ale až po ňom

[Pietro sk]

source:amdzone


amd je na zozname computex aj E3...

[flanker]

toto vypadá na Llano chip!

[Pietro sk]

toto vypadá na Llano chip!

0,4V undervolt urcite nedam 0,86V@2GHz a stop ..
32nm HKMG SOI , a deju sa zazraky

[1adad1]

Už je presny datum vydania bulldozera?

[flanker]

není, AMD ofivcálně prozradilo Q2. A z pár střípků se se poslední dobou objevují to bude buď na Computexu a enbo na E3 v LA. Mezi těmito výstavami je rozdíl však pouze pár dnů, takže to by nebylo nic hrozného. Každopádně je to zhruba 1/3 června-tedy za dva měsíce.

PS: možná to první je skutečně i Buldozer, dle označení to však dělá v hlavě zmatek. Nicméně zadní fotografie chipu je zcela jistě AM3+ CPU. Zbytel Llano

[Pietro sk]

tym padom je "pridavna diera" v ciernom sokete nepotrebna.

mozno je to kompatibilita s buducim cpu "BD 1.5" ..? (am4)

EDIT -- takze E3
http://forum.amtech.com.vn/attachments/ ... -zambl.png

[flanker]

JJ, dle mě je to pro refresh Bulldozeru...

[Pietro sk]

Dresdenboy vypichol z PDFka AMD Family 15h Software Optimization Guide par zaujimavych detailov o BD architekture.
Ak mate cas, oplati sa prejst celym PDF

1.6.4 Instruction Fetching Improvements
While previous AMD64 processors had a single 32-byte fetch window, AMD Family 15h processors have two 32-byte fetch windows, from which four µops can be selected. These fetch windows, when combined with the 128-bit floating-point execution unit, allow the processor to sustain a fetch/dispatch/retire sequence of four instructions per cycle.
(page 25)

1.6.6 Notable Performance Improvements
Several enhancements to the AMD64 architecture have resulted in significant performance improvements in AMD Family 15h processors, including:
• Improved performance of shuffle instructions
• Improved data transfer between floating-point registers and general purpose registers
• Improved floating-point register to floating-point register moves
• Optimization of repeated move instructions
• More efficient PUSH/POP stack operations
• 1-Gbyte paging
(page 26)
2.1 Key Microarchitecture Features
AMD Family 15h processors include many features designed to improve software performance. The internal design, or microarchitecture, of these processors provides the following key features:
• Integrated DDR3 memory controller with memory prefetcher
• 64-Kbyte L1 instruction cache and 16-Kbyte L1 data cache
• Shared L2 cache between cores of compute unit
• Shared L3 cache compute units on chip (for supported platforms)
• 32-byte instruction fetch
• Instruction predecode and branch prediction during cache-line fills
• Decoupled prediction and instruction fetch pipelines
• Four-wayAMD64 instruction decoding (This is a theoretical limit. See section 2.3 on page 31.)
• Dynamic scheduling and speculative execution
• Two-way integer execution
• Two-way address generation
• Two-way 128-bit wide floating-point execution
• Legacy single-instruction multiple-data (SIMD) instruction extensions, as well as support for XOP, FMA4, VPERMILx, and Advanced Vector Extensions (AVX).
• Superforwarding
• Prefetch into L2 or L1 data cache
• Deep out-of-order integer and floating-point execution
• HyperTransport™ technology
(page 30)

The minimum branch misprediction penalty is 20 cycles in the case of conditional and indirect branches and 15 cycles for unconditional direct branches and returns.
(page 34)

[flanker]

http://www.overclockers.com/amd-confirm ... dozer-am3/
There are reasons for this – the new platform with the AM3+ socket will support new power management features as well as “boosting technology” (turbo boost).

[flanker]

kruci, poslední týden je nějak mrtvo ohledně Bulldozeru, snažím se každý den ěndo najít, i na pár čínských webencha nic nového ...

[Pietro sk]

kruci, poslední týden je nějak mrtvo ohledně Bulldozeru, snažím se každý den ěndo najít, i na pár čínských webencha nic nového ...

info su.. (L3)

[1adad1]

vyzera ze s OC to nebude ruzove podla toho grafu

[Pietro sk]

vyzera ze s OC to nebude ruzove podla toho grafu

ale kdeze...
to je tabulka pre L3, napriklad MagnyCours maju default 1,125V @ 1,8GHz (L3+NB) , teda pri Interlagos to odpovedalo ~2,6GHz pri rovnakom napati
(hodnoty Phenomu si nepametam)

pokracujme s hexa core (tri module) typom

http://img140.imageshack.us/img140/4231/70439469.jpg
http://img853.imageshack.us/img853/4170/68129509.jpg
http://img687.imageshack.us/img687/4016/42398317.jpg
http://pic2.178.com/64/641528/month_110 ... c57455.jpg

Váš obrázok môže byť maximálne 640 pixelov vysoký.
Váš obrázok môže byť maximálne 640 pixelov široký.

teda vieme si odvodit aky ES to je.
-----
Myslim ze je tam chyba - cpuz L1D je "way predicted" (mini tag), ale zobrazene je 4-way associative.. (?)
Finta - L3 je 64way associative, teda pri IL to znamena 128 (MC 96)

[flanker]

Včerejší benchmarky v Cinebench R10, 3D06 a superpí 1M vám jistě neunikly...Byl by to setsakra průser i pro mě jako fandu AMD a co je vždy hájí a hledá, v čem vyniká...Thuban bylo do současné doby možné mnohokrát obhájit, protože měl reálně co nabídnout. Zde, pokud by to byla realita, bych nejspíš ani já nedokázal najít rozumný aspekt, proč je Bulldozer nová povedená architektura vhodná na upgrade .
Nicméně jaká by byla logika takového CPU ? Procesor AMD FX s osmi jádry, který podává všude menší výkon než AMD Thuban? Doufám, že se nedožiju v následujících měsících infarktového zklamání .

Další bench v Cinebench R11.5 šestjádrového
Jak ale vidíme, jedná se skutečně o šestijádro, již dle značení ES samplu se mi to nezdálo...ZD282051W6K44
http://i309.photobucket.com/albums/kk38 ... bby/53.jpg

2,86x skóre v R11.5-ne, tomu ani já nevěřím , takové skóre má Athlon X3 cca na 3.4 GHz v 32-bit XP
A)problém kombinace BIOSu/kousků ES a použitých noname desek
B)procesory jedou všechny benchmarky v nějakém P-State, ale ne v maximálním na případných 2.8 GHz (jak zobrazuje CPU-Z)